一、Nova Lake核显架构到底怎么选？为何放弃Xe4而回归Xe3P？
1. Xe3到Xe3P：Intel核显架构升级幅度有多大？
从严格架构定义来看，Xe3并未完成完整代际跃迁，其核心仍属Xe2体系的延展：
-
执行单元（EU）调度优化
-
Cache与带宽利用率提升
-
编译器与驱动协同改进
而Xe3P的定位则更具工程意义：
在既有架构框架内，对关键性能瓶颈进行“局部重构”。
典型改进可能涉及：
-
指令流水线（Pipeline）重排
-
内存子系统（Memory Fabric）优化
-
固定功能单元（媒体/显示）强化
因此，Xe3P本质是面向高性能SKU的增强型派生架构。
2. 为什么Nova Lake不采用“Xe3P+Xe4”混合架构？
早期推测的“Xe3P + Xe4媒体引擎”方案，从设计上可行，但在工程层面存在显著风险：
（1）跨代IP整合为什么难？
-
时钟域差异（Clock Domain Crossing复杂）
-
接口实现细节不一致
-
电源管理策略（DVFS曲线）不同
直接导致：
SoC级验证复杂度指数级上升
（2）驱动适配为什么会变复杂？
-
图形核心与媒体引擎分属不同架构
-
调度策略与功耗管理难以统一
-
Kernel驱动与用户态库维护成本上升
（3）为什么会影响芯片上市时间？
在先进制程（如20A/18A）下：
因此Intel最终选择：
统一Xe3/Xe3P体系，构建单代架构闭环
这是一种典型的“工程确定性优先”决策。
二、Nova Lake核显为什么分Xe3和Xe3P？不同系列差异在哪？
1. 为什么S/HX/U系列不用Xe3P？
核心原因在于功耗与资源匹配：
-
Xe3P性能更高，但功耗密度更大
-
低功耗平台（U/UL）无法充分释放其性能
2. H系列为什么能用Xe3P核显？
H系列具备更高TDP空间：
-
更宽松的散热条件
-
更高电流承载能力
-
更适合高频运行
因此成为Xe3P的主要承载平台。
3. 为什么核显单元规模没有增加（仍约12单元）？
这背后是三个关键约束：
（1）内存带宽瓶颈有多严重？
核显性能受限于：
性能上限 ≈ min(计算能力, 内存带宽)
在未引入HBM或大缓存前，堆单元意义有限。
（2）功耗预算为何限制核显扩张？
现代SoC中：
-
CPU / GPU / NPU共享TDP
-
AI任务正在占据更多功耗
核显不再是唯一核心。
（3）为什么异构计算削弱GPU地位？
越来越多任务转移至：
GPU负担被分流。
三、AMD Medusa Point核显架构是什么？为何采用RDNA3.5+RDNA4混合？
1. RDNA 3.5+RDNA 4混合架构意味着什么？
AMD采用的是典型的模块化设计：
-
Shader核心：RDNA 3.5（成熟稳定）
-
部分新特性：来自RDNA 4
可能涉及：
-
AI计算单元增强
-
光栅化效率提升
-
Cache结构优化
2. 为什么AMD更倾向跨代融合设计？
其优势在于：
-
降低全新架构风险
-
提前验证下一代技术
-
缩短研发周期
本质是：
用“局部创新”替代“整体重构”
四、Medusa Halo为什么可能直接用RDNA5？移动端GPU会跨代吗？
1. 高端APU用RDNA 5的前提条件是什么？
必须满足三大基础：
（1）Chiplet架构是否已成熟？
-
GPU与CPU解耦
-
通过Infinity Fabric高速互连
使GPU可以独立升级。
（2）内存与带宽是否跟得上？
需要：
（3）功耗能否控制？
关键在于：
-
RDNA 5必须显著提升Perf/Watt
-
否则无法适配移动平台
2. AMD为什么敢在高端激进？
原因在于：
-
高端产品对成本不敏感
-
用户更看重性能领先
-
可作为技术试验场
五、Intel与AMD核显路线有什么本质区别？谁更值得期待？
1. Intel为什么强调“单代架构闭环”？
其核心策略是：
-
架构统一（Xe3/Xe3P）
-
驱动与生态稳定
-
降低验证与维护成本
适合：
大规模OEM市场与长期平台稳定性需求
2. AMD为什么采用“跨代IP拼接”策略？
其逻辑是：
适合：
高端突破与技术领先
3. 两种路线谁更先进？
本质并无绝对优劣，而是取舍不同：
-
Intel：稳态优化、系统一致性
-
AMD：性能导向、技术前瞻
六、未来核显发展趋势是什么？会继续堆规模吗？
1. 核显为什么不再盲目堆单元？
三大“天花板”限制：
-
内存墙（Memory Wall）
-
功耗墙（Power Wall）
-
调度复杂度（Scheduling Complexity）
2. 核显未来会向哪个方向发展？
趋势已经清晰：
-
与NPU深度协同
-
强化媒体与AI能力
-
提升能效比（Perf/Watt）
3. 核显的角色正在发生什么变化？
从过去的“图形附属”，转向：
异构计算体系中的关键节点
